Detail Tugas Akhir Mahasiswa

NRP

:

5198100030

NAMA

:

Achmad Junaidi

JUDUL TA

:

PPPL Desain Rangkaian Logika melalui Finite State Machine dengan menerapkan Mekanisme Belajar Dari Contoh

PEMBIMBING 1

:

Dr. Yudhi Purwananto, S.Kom., M.Kom.

PEMBIMBING 2

:

Dr.Eng. Chastine Fatichah, S.Kom., M.Kom.

RMK

:

KCV

STATUS

:

Lulus

TGL SIDANG PROPOSAL

:

2002-10-02

TGL SIDANG TA

:

2003-08-15

LAMA PENGERJAAN TA

:

10.56 bulan